. .
セミナー・イベントTOPへ戻る


半導体デバイス3D集積化プロセスの基礎と半導体パッケージの開発動向【LIVE配信】
〜3D Fan-out、Chiplet、Si bridgeを中心に〜

■開催日時:2024年07月18日(木) 13:00〜17:00

■会場:【WEB限定セミナー】※在宅、会社にいながらセミナーを受けられます 

■定員:30名

■受講料:49,500円(税込、資料付き/1人)
※最新のセミナー情報を「配信可」にすると割引適用(登録無料)
会員(案内)登録していただいた場合、通常1名様申込で49,500円(税込)から
 ・1名で申込の場合、46,200円(税込)へ割引になります。
 ・2名同時申込で両名とも会員登録をしていただいた場合、計49,500円(2人目無料)です。

■備考:
資料付き
【LIVE配信セミナーとは?】

■主催:(株)R&D支援センター

■講師:
神奈川工科大学 工学部 
電気電子情報工学科 非常勤講師 博士 (工学) 江澤 弘和 氏
【略歴】
1985年 京都大学 修士 (金属磁性) 修了
1985年 株式会社 東芝に入社。半導体材料技術部におけるSiウエーハの高品位化業務
1987年からLSIプロセス開発部門において、スパッタ、メタルCVD、微細めっき等の金属成膜技術を中
心に、先端デバイスの微細化プロセス開発に従事。並行して、Bump形成、Low - k CPI低減、再配線
形成、TSV等の中間領域の技術開発を推進。
2011年 株式会社 東芝 メモリ事業部 プロセス技術開発主幹。TSV、FOWLP等の中間領域プロセスに
よるフラッシュメモリ製品開発に従事。
2015年 早稲田大学 大学院 情報生産システム研究科 先進材料研究室 博士後期課程修了、博士 
(工学) 取得
2017年 メモリ事業分社化に伴い東芝メモリ株式会社(現・キオクシア株式会社) に移籍。プロセス
技術開発主幹
2018年4月より 神奈川工科大学 非常勤講師 (電気電子材料担当)
2019年9月 東芝メモリ株式会社 定年退職

■趣旨:
世界最大手のファンダリーでは2nmノードの開発が本格化し、CMOSデバイスのスケーリングは1nmノー
ドとそれ以降に向けた課題解決を展望しています。今後のAI性能の向上や5G以降の次世代通信の普及
に向けて、高速センサネットワーク、大容量高速データストレージ、高機能エッジコンピューテイン
グなどの情報基盤を支える半導体デバイスはパッケージの機能拡張開発と一体化することが不可欠で
す。既に、大手プロセッサメーカーは機能別に分割された小チップやメモリを集積することにより所
望のデバイス機能を発現させる ”chiplet”構造のパッケ−ジを新たな製品創出の中心に据えており、
最先端の微細化プロセスだけでは得られない付加価値を創出しています。
半導体パッケージの役割が大きく変化し始めた最近の状況を踏まえ、本セミナーでは、半導体デバイ
ス集積化の基幹技術であるマイクロバンプ、再配線、Fan-Outプロセスの基礎を再訪し、3D Fan-out、
再配線の微細化、PLP(Panel Level Process)の課題について論点を整理します。従来のパッケージ技
術の延命路線から離脱し、新しい価値創出のために様々な取り組みを実践されている参加者の皆様其
々のご活躍される分野で今後の進むべき方向を議論する切っ掛けとなれば幸いです。

■プログラム:
1.最近の半導体デバイスパッケージの動向
2.後工程の高品位化と中間領域プロセスの進展
  2-1.半導体デバイス性能向上への寄与
  2-2.システムレベル性能向上への寄与
  2-3.GlassSubstrate(Interposer)とCo-PackegedOpticsの動向
3.三次元集積化プロセスの基礎
  3-1.BSPDNへ拡張するTSV
  3-2.CISからNANDメモリへ市場浸透するWaferLevelHybridBonding
  3-3.Logic-on-Memorychip積層から出発する要素プロセスの復習
    (RDL形成,Micro-bumping,Chip-on-Chip)
  3-4.Siinterposerの導入から2.5DHBMintegration,RDLinterposerへ
  3-5.Sibridgeの導入からChiplet集積へ
  3-6.Chip-on-WaferHybridbondingによる3.5Dintegrationと課題
  3-7.SAPからDamasceneへ進展する微細RDLの多層化
4.Fan-Out(FO)型パッケージの基礎
  4-1.FOWLPの市場浸透の20年
  4-2.プロセス選択肢の拡大
  4-3.三次元FOintegrationのコストダウン
  4-4.パッケージのFO化へ向かうパワーデバイス
  4-4.PanelLevelProcess(PLP)の高品位化の課題
5.市場概況と今後の開発動向
6.Q&A

Copyright (C) 2024 NTS Inc. All right reserved.